Bei der Entwicklung von Hochgeschwindigkeitsspeichern wie HBM5 wird die Wärmeableitung immer kritischer. Samsung stellt auf der Computex ein neues Konzept vor: den Heat Path Block (HPB), der Wärme effizienter aus den unteren DRAM-Schichten nach oben leitet. Ähnlich wie SK Hynix mit seinen Integrated Cooling Elements (ICE) integriert Samsung damit passive Kühlstrukturen direkt in das Speicher-Modul. Der HPB soll dabei helfen, die steigende thermische Belastung bei dichter gestapeltem DRAM zu bewältigen.

Obwohl Samsung den Heat Path Block bereits im Januar für den Mobile-Prozessor Exynos 2600 vorstellte, unterscheidet sich der Einsatz im HBM5 deutlich – sowohl im Aufbau als auch in den Materialien. Während HBM4E-Chips weiterhin einen 4-nm-Basis-Chip nutzen, plant Samsung für HBM5 den Sprung auf 2 nm. Damit steigt nicht nur die Dichte, sondern auch die Leistungsanforderungen.

Ein genauer Markstart für HBM5 wurde noch nicht genannt. Prognosen von SK Hynix und KAIST deuten auf 2029 hin, doch der KI-Boom könnte die Einführung beschleunigen. Erwartet wird ein Durchsatz von 4 TB/s pro Stapel bei bis zu 80 GB Speicherkapazität und 100 Watt Leistung. Eine inoffizielle Roadmap sieht HBM8 erst im Jahr 2038.